英特尔展示多项冲突：减成法钌互连手艺最高可将线间电容裁汰 25%

IT之家 12 月 8 日音信，据英特尔官方音信，在 IEDM 2024（2024 年 IEEE 外洋电子器件会议）上，英特尔代工展示了多项手艺冲突。

▲ 图源英特尔

在新材料方面，减成法钌互连手艺（subtractive Ruthenium）最高可将线间电容裁汰 25%，有助于改善芯片内互连。

英特尔代工还领先呈报了一种用于先进封装的异构集成贬责决策遴荐性层滚动（Selective Layer Transfer，SLT），大要将隐隐量擢升高达 100 倍，罢了超快速的芯片间封装（chip-to-chip assembly）。

为了进一步激动全环绕栅极（GAA）的微缩，英特尔代工展示了硅基 RibbionFET CMOS （互补金属氧化物半导体）手艺，以及用于微缩的 2D 场效应晶体管（2D FETs）的栅氧化层（gate oxide）模块，以提高诞素性能。

IT之家获悉，在 IEDM 2024 上，英特尔代工还共享了对先进封装和晶体管微缩手艺改日发展的愿景，以闲隙包括 AI 在内的各样运用需求，英特尔称以下三个枢纽点将有助于 AI 在改日十年朝着能效更高的标的发展：

先进内存集成（memory integration），以排斥容量、带宽和延长的瓶颈

用于优化互连带宽的夹杂键合

模块化系统（modular system）及相应的一语气贬责决策